🔢 정수 및 소수점 연산 회로

정수 연산 회로 구성 요소:

덧셈: 전가산기(Full Adder)를 병렬 연결한 병렬 가산기

뺄셈: 2의 보수를 이용한 가산기 (B의 비트 반전 + 1)

곱셈: 부분곱 생성기와 가산기 배열을 이용한 곱셈기

나눗셈: 비복원 나눗셈 알고리즘을 사용한 순차 나눗셈기

부동소수점 연산 회로 구성 요소:

지수 비교기: 두 수의 지수를 비교하여 가수부 정렬을 위한 시프트 양을 결정합니다.

가수부 정렬기: 지수가 작은 수의 가수부를 오른쪽으로 시프트합니다.

가수부 연산기: 정렬된 가수부들을 덧셈 또는 뺄셈합니다.

정규화기: 결과를 IEEE 754 표준에 맞게 정규화합니다.